English Abstract attached.

PATENT ABSTRACTS OF JAPAN

(11)Publication number :

07-152905

(43) Date of publication of application: 16.06.1995

1/60

(51)Int.Cl. G06T G06T

G06T 3/00 G06T 5/00 G09G 3/20 G09G 5/36 H04N 1/387 H04N 9/74

(21)Application number: 05–300273 (71)Applicant: FUJITSU LTD

(22)Date of filing: 30.11.1993 (72)Inventor: MINEMURA TOSHIMITSU


FUKUHARA MOTOHIKO

IIGAHAMA YUKIO

(54) IMAGE DATA PROCESSOR

(57)Abstract:

PURPOSE: To provide the image data processor capable of easily performing various image processes as to an image data processor which processes normal input image data and performs image processing for the topbottom and right-left inversion, enlargement, reduction, etc., of a screen based upon the input image data. CONSTITUTION: An address generation part 16 which determines the write addresses and read addresses of data to a memory part 12 consists of a write address generation part 17, a read address generation part 18, a write/read switching part 19, and an address control part 20; and the write address generation part 17 generates increasing and decreasing addresses by up counters 23 and 25 and down counters 24 and 25 and the address control part 20 selects the increasing or decreasing addresses. Then the write address order of data is controlled to control the write addresses of the data, thereby inverting and rotating the image.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-152905

(43)公開日 平成7年(1995)6月16日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ					技術表示箇序
G06T	1/60								
	3/00								
	5/00								
				G 0	6 F	15/ 64		450 F	
			8420-5L			15/ 66		3 4 5	
			審査請求	未請求	請求項	夏の数 7	OL	(全 24 頁)	最終頁に続く
		, <u>,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,</u>		T					
(21)出願番号	}	特願平5-300273		(71) 出	人類と	000005	223		
						富士通	株式会	社	
(22)出顧日		平成5年(1993)11	月30日			神奈川	県川崎	市中原区上小	田中1015番地
				(72) §	朔者	举村	敏光		
						神奈川	県川崎	市中原区上小口	田中1015番地
						富士通	株式会	社内	
				(72)务	的	福原	元彦		
						神奈川	県川崎	市中原区上小	田中1015番地
						富士通	株式会	社内	
				(72)季	芒明者	飯ヶ浜	行生		
				1					

(54) 【発明の名称】 画像データ処理装置

(57)【要約】

【目的】 通常の入力画像データを処理し、入力画像データに基づく画面の上下左右の反転、拡大、縮小等の画像処理を行なう画像データ処理装置に関し、各種画像処理が容易に行なえる画像データ処理装置を提供することを目的とする。


【構成】 メモリ部12へのデータの書込みアドレス及び読出しアドレスを決定するアドレス発生部16を書込みアドレス発生部17, 読出しアドレス発生部18, 書込み/読出し切替部19, アドレス制御部20より構成し、さらに書込みアドレス発生部17はアップカウンタ23,25及びダウンカウンタ24,26で上昇及び下降アドレスを生成し、アドレス制御部20で上昇又は下降書込みアドレスのいずれかを選択する構成とし、データの書込みアドレス順序を制御することにより、データの書込みアドレスを制御して、画像の反転、回転を行なう。

本発明の第1実施例のブロック構成器

富士通株式会社内

(74)代理人 弁理士 伊東 忠彦

神奈川県川崎市中原区上小田中1015番地



1

【特許請求の範囲】

【請求項1】 入力画像データを記憶するメモリ部(1)と、

前記メモリ部 (1) 内の前記入力画像データの記憶位置を指定するアドレスを発生し、前記メモリ部 (1) に供給するアドレス発生部 (2) と、

前記アドレス発生部(2)を制御し、前記アドレス発生 部(2)で発生されるアドレスの指定順序を制御するこ とにより、前記入力画像データの出力順序を制御するア ドレス制御部(3)とを有し、

前記入力画像データに応じて得られる画像の表示変換処理を行なうことを特徴とする画像データ処理装置。

【請求項2】 前記アドレス制御部(3)は書込みアドレスを制御することにより前記画像データの出力順序を制御することを特徴とする請求項1記載の画像データ処理装置。

【請求項3】 前記アドレス制御部(3)は読出しアドレスを制御することにより前記画像データの出力順序を制御することを特徴とする請求項1記載の画像データ処理装置。

【請求項4】 前記アドレス制御部(3)は前記画像データの走査方向及び副走査方向のデータのアドレスを制御することにより、前記画像データに応じた画像の反転及び回転を行なうことを特徴とする請求項1乃至3のいずれか一項記載の画像データ処理装置。

【請求項5】 前記入力画像データを夫々隣接する一方向の複数のアドレスに分配するデータ分配手段(99)を有し、該データ分配手段によって分配された入力画像データを前記アドレス制御部(71,72)により前記アドレスを制御して、前記メモリ部(83~86)に前記データ分配手段(99)の分配方向に直交する方向で同一のアドレスを複数回アクセスしつつ、このデータの書込み又は読み出しを行なうことにより前記入力画像データに応じた画面の拡大を行なうことを特徴とする請求項1乃至4のいずれか一項記載の画像データ処理装置。

【請求項6】 前記入力画像データを一方向に複数のデータより一のデータを合成するデータ合成手段(103)によって合成されたデータを前記アドレス制御部(140)により前記メモリ部(135)の前記データ合成手段(103)の合成方向に直交する方向のアドレスに一ラインおきにアクセスしつつ、データの書込み又は読み出しを行なうことにより前記入力画像データに応じた画面の縮小を行なうことを特徴とする請求項1乃至4のいずれか一項記載の画像データ処理装置。

タとすることを特徴とする請求項1乃至5記載の画像デ ータ処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は画像データ処理装置に係 り、特に、通常の入力画像データを処理し、入力画像デ ータに基づく画面の上下、左右の反転、拡大、縮小等の 画像処理を行なう画像データ処理装置に関する。

【0002】近年の画像表示装置の普及にともない、さらに大容量、高精細な表示装置の要求が高まっている。この要求を満たすために、単体の表示装置の表示ドット数を増やす努力とともに、比較的製造が容易な中精細の表示装置(例えば640×480ドット)を複数個縦横に配置し、1つの画面を構成することにより大容量を実現するマルチ表示装置が提案されている。特に表示装置として直接型液晶パネル(例えば対角10.4インチサイズ)の表示画面を、光学手段を用いてパネルの枠部分(非表示部)以上に拡大して、マルチ表示装置を実現する試みがなされている。

20 【0003】このような液晶パネルを用いたマルチ表示 装置に関して、光学手段による画像の拡大率を最低限に して拡大に伴う画質の低下を抑える目的で、パネルの配 置を工夫した時に必要な画像の反転処理、及びマルチ表 示装置で入力画像を拡大表示するのに必要な画像データ 処理等を行なう画像データ処理が求められている。

[0004]

30

【従来の技術】従来、多数画面を縦横に配置したマルチ画面を構成する方法として、複数のCRTの画面をそのまま配置したり、CRTまたは液晶パネルを用いた背面投写表示装置を複数台配置する方法が提案されている。しかし、CRT画面を配置する方法では、つなぎ目を細くすることは困難である。

【0005】図25に背面投写装置の構成図を示す。4つの表示装置201により1つの画面を構成する。表示装置201は枢体202内に液晶パネル203を配置、液晶パネル203の背面にランプ204,前面に拡大レンズ205を配置する。液晶パネル203の画像は拡大レンズ205により拡大され表示面206に投影される。

40 【0006】しかし、背面投写装置を用いる方法では、 奥行きが厚いという不便さがある。これに対し、近年直 視型の液晶パネルと短焦点の光学系を用いて奥行きが薄 く、かつつなぎ目が目立たないマルチ表示装置が考案さ れている。

【0007】図26に直視型の液晶パネルと短焦点光学系を用いたマルチ表示装置の構成図を示す。

【0008】複数の液晶パネル211を液晶パネル21 1の背面にバックライト212を配置し、前面に正立結像レンズアレイ213,拡大レンズ214,スクリーン215を配置する

【0009】このような直視型液晶表示パネルを用いる 方法は、短焦点の光学系によりパネルの枠部以上に僅か に表示画面を拡大し画像をつなぎ合わせるが、この時の 拡大率は可能な限り小さいことが画質の向上という点で 有利である。そこで、上下左右に2パネルずつ4パネル でマルチ画面を構成する場合、図26 (B) に示すよう に液晶パネル211のドライバIC216等が搭載され ない枠部の幅の狭い辺を近接させるように配置すること が考えられる。この時は背面投写装置を用いる方法で は、単位ユニットの配置は同一でありユニット毎に走査 10 12に供給される。 方向は全て同一で、例えば左上から最初のデータが表示 され、順次同一水平ライン上を右方向に進み、1ライン を走査し終わってから1段下のラインに進み、最終は右 下でデータの転送表示を完了し、画像データの転送に関 して、同一走査方向のデータをそれぞれのユニットに分 配して供給すれば良いが直視型液晶表示パネルを同図の ように配置して用いる方法では、画像データの走査方向 は、パネルにより異なるので、入力される画像データ は、パネルの配置に対応して、データの走査方向を制御 する必要がある。

[0010]

【発明が解決しようとする課題】しかるに、従来は通常 の画像データをこの種のマルチ表示装置に適するように 変換する画像データ処理装置はなく、入力画像データ自 体をマルチ表示装置に適する順序で生成する必要がある ため、データ送信側のデータ処理が複雑となり、また、 マルチ表示装置に適するデータの生成が可能な装置にし か接続できず、適用範囲が狭く、実用的でない等の問題

【0011】本発明は上記の点に鑑みてなされたもの で、上下左右反転、拡大、縮小等の画像処理が容易に行 なえる画像データ処理装置を提供することを目的とす る。

[0012]

【課題を解決するための手段】図1に本発明の原理図を 示す。メモリ部1は入力画像データを記憶する。アドレ ス発生部2はメモリ部1内の入力画像データの記憶装置 を指定するアドレスを発生し、メモリ部1に供給する。

【0013】アドレス制御部3はアドレス発生部2を制 序を制御することにより入力画像データの出力順序を制 御する。

[0014]

【作用】本発明によれば、アドレス制御部によりアドレ ス発生部を制御することによりアドレスの指定順序を制 御することができるため、入力画像データの出力順序を 制御でき、従って、入力画像データに応じて得られる画 像の上下左右の反転や拡大縮小等の表示変換処理を行な うことができる。

[0015]

【実施例】図2は本発明の第1実施例のブロック構成図 を示す。同図中、T_{IN1} は入力端子で、外部より入力画 像データがシリアルに供給される。

【0016】入力端子T_{IN1} はシリアル/パラレル変換 部11に接続され、供給されたシリアル入力画像データ をシリアル/パラレル変換部11に供給する。シリアル /パラレル変換部11は供給されたシリアル画像データ をパラレルデータに変換する。シリアル/パラレル変換 部11で変換されたパラレル入力画像データはメモリ部

【0017】メモリ部12はRAM等の半導体記憶装置 で構成されており、データを記憶するデータ部13、デ ータ部13のローアドレスを指定するローアドレス入力 部14、データ部13のカラムアドレスを指定するカラ ムアドレス入力部15より構成される。シリアル/パラ レル変換部11から供給されたパラレル入力画像データ は書込みサイクルでデータ部13のローアドレス入力部 14及びカラムアドレス入力部15により指定されたア ドレスに記憶され、読出しサイクルでローアドレス入力 20 部14及びカラムアドレス入力部15により指定された アドレス順に読み出される。

【0018】データ部13から読み出されたデータはパ ラレル/シリアル変換部16に供給される。パラレル/ シリアル変換部16はメモリ部12から読み出されたデ ータをシリアルデータに変換する。パラレル/シリアル 変換部16には制御端子T_{C1}が接続されていて、制御端 子T_{C1}に供給されるシフト方向制御信号に応じてシフト 方向を切換えられる構成とされている。

【0019】また、メモリ部12のローアドレス入力部 14,カラムアドレス入力部15にはアドレス発生部1 6からアドレスが供給される。アドレス発生部16は書 込みアドレスを発生する書込みアドレス発生部17,読 出しアドレスを発生する読出しアドレス発生部18,書 込みアドレス及び読出しアドレスのメモリ部12への供 給を切替える書込み/読出し切替部19、書込みアドレ スの指定順序を制御する書込みアドレス制御部20より

【0020】 書込みアドレス発生部17は書込みカラム アドレスを発生する書込みカラムアドレス発生部21, 御し、アドレス発生部2で発生されるアドレスの指定順 40 書込みローアドレスを発生する書込みローアドレス発生 部22よりなる。書込みカラムアドレス発生部21は順 次上昇するカラムアドレスを発生するアップカウンタ2 3及び順次下降するカラムアドレスを発生するダウンカ ウンタ24より構成される。また、書込みローアドレス 発生部22は順次上昇するローアドレスを発生するアッ プダウンカウンタ25及び順次下降するローアドレスを 発生するダウンカウンタ26より構成される。

> 【0021】 書込みアドレス発生部17で発生された上 昇カラムアドレス、下降カラムアドレス、上昇ローアド 50 レス、下降ローアドレスはアドレス制御部20に供給さ

れる。アドレス制御部20は上昇カラムアドレスと下降カラムアドレスとを切替えるカラムアドレス制御部27 及び上昇ローアドレスと下降ローアドレスとを切替えるローアドレス制御部28より構成される。

【0022】カラムアドレス制御部27にはアップカウンタ23より上昇カラムアドレス及びダウンカウンタ24より下降カラムアドレスが供給されると共に制御端子T_{C2}よりカラムアドレス切替制御信号が供給される。カラムアドレス切替制御信号に応じて上昇カラムアドレス以は下降カラムアドレスのいずれか一方を選択出力し、書込み/読出し切替部19に供給する。

【0023】また、ローアドレス制御部28にはアップカウンタ25より、上昇ローアドレス及びダウンカウンタ26より下降ローアドレスが供給されると共に制御端子 T_{C3} よりローアドレス切替制御信号が供給される。ローアドレス制御部28は制御端子 T_{C3} から供給されるローアドレス切替信号に応じて上昇ローアドレス又は下降ローアドレスのいずれか一方を選択出力し、書込み/読出し切替部19に供給する。

【0024】書込み/読出し切替部19はカラムアドレス書込み/読出し切替部29及びローアドレス書込み/読出し切替部30より構成される。カラムアドレス書込み/読出し切替部29にはカラムアドレス制御部27で選択出力された書込みカラムアドレス及び読出しアドレス発生部18から読出しカラムアドレスが供給されると共に制御端子 T_{C4} , T_{C5} から書込み制御信号及び読出し切替部29は制御端子 T_{C4} , T_{C5} から供給される書込み制御信号及び読出し切替部29は制御端子 T_{C4} , T_{C5} から供給される書込み制御信号及び読出し制御信号に応じて書込みカラムアドレス又は読出しカラムアドレスのいずれか一方を選択出力し、メモリ部12のカラムアドレス入力部15に供給する。

【0025】また、ローアドレス書込み/読出し切替部 30にはローアドレス制御部 28で選択出力された書込みローアドレス及び読出しアドレス発生部 18から読出しローアドレスが供給されると共に制御端子 T_{C4} , T_{C5} から書込み及び読出し制御信号が供給される。ローアドレス書込み/読出し切替部 30は制御端子 T_{C4} , T_{C5} から供給される書込み制御信号及び読出し制御信号に応じて書込みローアドレス又は読出しローアドレスのいずれか一方を選択出力し、メモリ部 12のローアドレス入力部 14に供給する。

【0026】書込み/読出し切替部19に読出しカラム メモリ部12にでアドレス及び読出しローアドレスを供給する読出しアド 応して各画素毎にレス発生部18は読出しカラムアドレス発生部31及び 画素34のアドロ 読出しローアドレス発生部32より構成される。読出し ように下2桁は、カラムアドレス発生部31はアップカウンタよりなり、 スとした5桁ので順次上昇するカラムアドレスを発生し、カラムアドレス ラムアドレスは、 書込み/読出し切替部29に供給する。また、読出しロ 50 ~479である。

ーアドレス発生部32はアップカウンタよりなり、順次 上昇するローアドレスを発生し、ローアドレス書込み/

読出し切替部30に供給する。

【0027】また、メモリ部12には制御端子 T_{C6} より書込み信号が供給されており、メモリ部12は制御端子 T_{C6} から供給される書込み信号に応じて書込みが行なわれる。

【0028】図3に本発明の第1実施例の動作タイミング図を示す。同図中、(A)は入力端子T_{C1}に供給され10 る入力画像データ、(B)はシリアル/パラレル変換部11によりシリアル/パラレル変換された後のパラレル入力画像データ、(C)はアドレス制御部20から書込み/読出し切替部19に供給される書込みアドレス、

(D) は読出しアドレス発生部 18から書込み/読出し切替部 19に供給される読出しアドレス、(E)は制御端子 T_{C4} に供給される書込み制御信号、(F)は制御端子 T_{C5} に供給される読出し制御信号、(G)はメモリ部 12への入力アドレス、(H)は制御端子 T_{C6} に供給される書込み信号、(I)はデータ部 13から読み出され 120 る読出しデータ、(J)はパラレル/シリアル変換部 150 6に供給されるラッチ信号、(K)はパラレル/シリアル変換部 150 の出力データを示す。

【0029】上昇又は下降の2つの書込みアドレスの内 どちらかを選択するかは、制御端子 T_{C2} , T_{C3} に供給されるアドレス切替制御信号をアドレス制御部20に入力 することにより行われる。

【0030】時系列的にシリアルに入力されたデータ入力信号(図3(A))は、シリアル/パラレル変換部11により並列転送されメモリ部12に書き込まれる。ま30た、メモリ部12から読出されたデータは、逆にパラレル/シリアル変換部16により入力時と同一なシリアルデータとして表示装置等に供給される。メモリへのデータの書込み及び読出しのタイミングは、図3(B),

(C), (D)に示すように、シリアル/パラレル変換の周期内に割り当てられ、書込んだデータを書込みの直後に読み出すことにより、動画データに対してリアルタイムでデータの表示が行われる。

【0031】図4,図5に本発明の第1実施例の動作説明図を示す。

【0032】例えば、図4 (A)に示すように画面33 の表示ドット数が640×480ドットより構成されているとする。シリアル/パラレル変換部11によりシリアル信号を8本のパラレル信号に変換することを考え、メモリ部12には図4 (B)に示すようにアドレスに対応して各画素毎に8ビットのデータが格納される。表示画素34のアドレス指定は各画素34に数字で示されるように下2桁は、カラムアドレス、上3桁をローアドレスとした5桁のアドレスを指定する。本実施例では、カラムアドレスは、00~79,ローアドレスは、000~479である

10

【0033】アドレス発生部17としては、カラム、ロ ーそれぞれに対して、上昇カウンタ23,25と下降カ ウンタ24, 26を有し、図5(A)に示すように原画 に対して、これを左右反転する場合は、書込みローアド レスを上昇カウンタ25からメモリ部12に加え、書込 みカラムアドレスは、下降カウンタ24からメモリ部1 2に加え画像データを書込む。また、読出し時にはパラ レル/シリアル変換部16のデータのシフト方向は入力 時と逆になるように選択する。

【0034】図5(B)に示すように上下反転する場合 は、カラムアドレスは上昇カウンタ23を用い、ローア ドレスは、下降カウンタ26を用い、書込みを行なう。 図5 (C) に示すように180°回転の場合は、カラ ム、ローアドレスともに下降カウンタ24、26を用い 書込みを行ない、読出し時にはパラレル/シリアル変換 部16のデータシフト方向は入力と逆にする。

【0035】以上のように、書込みアドレスの上昇、下 降方向を制御して、画像データの書込みを行ない、読出 し時に通常の上昇アドレスにより読み出すことにより、 データの記憶位置を左右、上下に対称に変移させること ができるため、通常の入力画像データに基づいた画像を 容易に左右、上下又は回転させることができる。

【0036】図6に本発明の第2実施例のブロック構成 図を示す。同図中、図2と同一構成部分には同一符号を 付し、その説明は省略する。

【0037】本実施例では書込み時は通常の上昇アドレ スで入力画像データを書込み、読出し時にアドレスのカ ウント方向を制御することで、入力画像データに基づい た画面の左右上下の反転及び回転を行なう。従って、本 実施例では書込みアドレス発生部41はアップカウンタ のみよりなる書込みカラムアドレス発生部42及び書込 みローアドレス発生部43で構成し、発生されたアドレ スは書込み/読出し切替部19に供給し、読出しアドレ ス発生部44はアップカウンタ45とダウンカウンタ4 6とよりなる読出しカラムアドレス発生部47及びアッ プカウンタ48とダウンカウンタ49とよりなる読出し ローアドレス発生部50より構成し、読出しアドレス発 生部44の発生アドレスをアドレス制御部20を介して 書込み/読出し切替部19に供給する構成としてなる。

44のアドレス上昇、下降の制御を第1実施例の書込み アドレス発生部17のアドレス制御と同様に行なうこと により第1実施例の図5に示すような左右、上下反転及 び回転を行なえる。

【0039】図7に本発明の第3実施例のブロック構成 図を示す。本実施例はマルチ表示装置の表示を行なわせ るための画像のデータ処理装置を示す。

【0040】マルチ表示装置51は同一構成の4つの液 晶表示装置52,53,54,55よりなる。液晶表示

線部 a では画像の表示が行なえない構成とされている。 【0041】このため、液晶表示装置52に対して液晶 表示装置55を180°回転させて対角上に配置し、液 晶表示装置53を液晶表示装置52に対して表裏を反対 にして、液晶表示装置52の左側に左右対称に配置し、 液晶表示装置54を液晶表示装置52に対して表裏を反 対にして液晶表示装置52の上側に上下対称に配置する ことにより、液晶表示装置52~55の配線部aが外周

部分に位置するように配置される。

【0042】従って、液晶表示装置52と同様に液晶表 示装置53~55を駆動させると、液晶表示装置53は 液晶表示装置52に対して左右が反転した画像となり、 液晶表示装置54は液晶表示装置52に対して上下が反 転した画像となり、液晶表示装置55は液晶表示装置5 2に対して180°回転した画像となるため、液晶表示 装置53~55を液晶表示装置52と上下左右が同等と なるように駆動しようとすると、液晶表示装置53の画 像は左右反転させ、液晶表示装置54の画像は上下反転 させ、液晶表示装置55の画像は180°回転させて表 20 示する必要がある。

【0043】そこで、本実施例では液晶表示装置52~ 55にメモリ部56~59を介して画像データを供給 し、表示させる構成とする。

【0044】メモリ部56~59には入力端子T_{IN11}よ り入力画像データが供給され、書込みアドレス発生部6 0及び読出しアドレス発生部61からの供給される書込 みアドレス及び読出しアドレスに応じて入力画像データ の書込み及び読出しが制御される。書込みアドレス発生 部60は書込みカラムアドレスを発生する書込みカラム アドレス発生部62及び書込みローアドレスを発生する 書込みローアドレス発生部63より構成される。

【0045】書込みカラムアドレス発生部62はアップ カウンタ64及びダウンカウンタ65より構成され、ア ップカウンタ64には例えば00→79の80アドレス 分の上昇カラムアドレスを発生し、ダウンカウンタ65 は例えば79→00の80アドレス分の下降カラムアド レスを発生する。また、書込みローアドレス発生部63 はアップカウンタ66及びダウンカウンタ67により構 成され、アップカウンタ66は例えば、000→479 【0038】本実施例によれば、読出しアドレス発生部 40 の480アドレス分の上昇ローアドレスを発生し、ダウ ンカウンタは例えば、479→0000480アドレス 分の下降ローアドレスを発生する。

【0046】アップカウンタ64で生成された上昇カラ ムアドレスはメモリ部56、58に書込み時のカラムア ドレスとして供給され、ダウンカウタン65で生成され た下降カラムアドレスはメモリ部57、59に書込み時 のカラムアドレスとして供給される。また、アップカウ ンタ66で生成された上昇ローアドレスはメモリ部5 6,57に書込み時のローアドレスとして供給され、ダ 装置52~55は夫々配線部aと画面部bとを有し、配 50 ウンカウンタ67で生成された下降ローアドレスはメモ リ部58,59に書込み時のローアドレスとして供給される。

【0047】読出しアドレス発生部61はアップカウンタにより構成され、例えば00 \rightarrow 79の80アドレス分の上昇カラムアドレス及び例えば000 \rightarrow 479の480アドレス分の上昇ローアドレスを生成し、メモリ部56 \sim 59に供給する。

【0048】以上によりメモリ部56に供給された画像データは上昇カラムアドレス、上昇ローアドレスによって決定される書込みアドレスで書込まれ、上昇カラムアドレス、上昇ローアドレスによって読出され、液晶表示装置52に供給され、正常な向きで画像が映し出される。

【0049】メモリ部57に供給された画像データは下降カラムアドレス及び上昇ローアドレスによって書込まれ、カラム方向(左右方向)に反転した順に書込まれ、正常な方向から読み出されるため、液晶表示装置53の画像は液晶表示装置52の画像に対して左右反転した画像となり、液晶表示装置52の画像と同等な表示が行なえる。

【0050】メモリ部58に供給された画像データは上昇カラムアドレス及び下降ローアドレスによって決定される書込みアドレスで書込まれ、上昇カラムアドレス及び上昇ローアドレスによって読出されるため、ロー方向(上下方向)に逆の順で書込まれ、正常な方向から読出され、従って、液晶表示装置54の画像は液晶表示装置52と同方向から見た場合液晶表示装置52の画像に対して上下が反転した画像となり、液晶表示装置52の画像と同等な表示が行なえる。

【0051】メモリ部59に供給される画像データは下降カラムアドレス及び下降ローアドレスによって決まる 書込みアドレスで書込まれ、上昇カラムアドレス及び上 昇ローアドレスによって読出されるため、カラム方向

(左右方向)及びロー方向(上下方向)共に逆の順で書込まれ、正常な方向から読出され、従って、液晶表示装置55の画像は液晶表示装置52と同方向から見た場合、液晶表示装置52の画像に対して180°回転した画像となるため、180°回転した位置に配置した場合正常な画像とすることができる。

【0052】本実施例では、書込みアドレスをカラム、ロー方向で独立に2種類(アドレス値が上昇する方向と下降する方向)用意しているので、液晶パネルを用いたマルチ表示装置で、各液晶パネルのデータ走査方向が異なって配置される場合も、書込みアドレス発生部をパネルの配置に対応させて選択することにより、表示の上下、左右の反転を補正して正常な向きで像を表出することができる。

【0053】さらに、マルチ表示装置の場合、読出し期間はどの表示装置52~55も常時有効として、常にメモリ部56~59からのデータを読出し、書込み期間

は、選択的に制御することにより、任意のパネルの表示 を静止させたり動画にしたりという操作を行なうことが できる。

【0054】また、図8に示すようにフレーム毎に表示画像データを変化させ、各表示装置52~55毎に異なる画面P1~P4を表示させることもできる。このような動作を行なう場合、図9に示すようにフレーム信号に応じてメモリ部56~59の書込みを許可するイネーブル信号(図9(C)~(F))をメモリ部56~59に供給し、図9(B)に示すようにメモリ部56~59に供給する画像データをフレーム位置毎に異ならせることにより実現できる。

【0055】図10に本発明の第4実施例の構成図を示す。本実施例は1フレーム分の入力画像データを2×2フレームの画面に拡大表示する構成を示す。同図中、71はローアドレス発生部、72はカラムアドレス発生部を示す。ローアドレス発生部71は書込みローアドレスカウンタ73,74,読出しローアドレスカウンタ75,セレクタ76,77より構成され、ローアドレスを20発生する。

【0057】読出しローアドレスカウンタ75は端子T $_{21}$ に供給される水平同期信号をカウントし、例えば、0 $\rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 4 \rightarrow \cdots \rightarrow 479 \rightarrow 0 \cdots$ のように順次増加するアドレスを出力し、セレクタ77に供給する。

【0058】セレクタ76は垂直同期信号に基づいて生成されたセレククト制御信号C1に応じて書込みローアドレスカウンタ73,74のいずれか一方の出力ローアドレスを選択出力し、セレクタ77に供給する。セレクタ77は端子T25に供給される書込み/読出し制御信号に応じてセレクタ76からの書込みローアドレス又は読出しローアドレスカウンタ75の読出しローアドレスの40いずれか一方を選択出力する。

【0059】カラムアドレス発生部72は書込みカラムアドレスカウンタ78,79,読出しカラムアドレスカウンタ80,セレクタ81,82より構成され、カラムアドレスを発生する。

【0060】書込みカラムアドレスカウンタ78は端子 T_{22} に供給されるドットクロックを8分周したクロックをカウントし、例えば、 $0\rightarrow2\rightarrow4\rightarrow6\rightarrow8\rightarrow\cdots\rightarrow78\rightarrow0$ のように奇数アドレスを出力し、セレクタ81に供給する。書込みカラムアドレスカウンタ79は端子 T_{22} 50 に供給されるドットクロックを8分周したクロックをカ

ウントし、例えば、 $1 \rightarrow 3 \rightarrow 5 \rightarrow 7 \rightarrow 9 \rightarrow \cdots \rightarrow 79 \rightarrow 1$ のように偶数アドレスを出力し、セレクタ81に供給す

【0061】読出しカラムアドレスカウンタ80は端子 T₂₂に供給されるドットクロックを8分周したクロック をカウントし、例えば、 $0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 4 \rightarrow \cdots \rightarrow 79$ →0のように順次増加するアドレスを出力し、セレクタ 82に供給する。

【0062】セレクタ81は垂直同期信号に基づいて生 アドレスカウンタ78、79のいずれか一方の出力ロー アドレスを選択出力し、セレクタ81に供給する。セレ クタ81は端子T₂₅に供給される書込み/読出し制御信 号に応じてセレクタ81からの書込みカラムアドレス又 は読出しカラムアドレスカウンタ80の読出しカラムア ドレスのいずれか一方を選択出力する。

【0063】ローアドレス発生部71で生成され選択さ れたローアドレスはメモリ部83~86のローアドレス 入力部87~90に供給され、カラムアドレス発生部7 2で生成され選択されたカラムアドレスはメモリ部83 ~86のカラムアドレス入力部91~94に供給され

【0064】メモリ部83~86はローアドレス入力部 87~90,及びカラムアドレス入力部91~94に供 給された書込み又は読出しアドレスに応じてデータ部9 5~98にデータの書込み又は読出しを行なう。メモリ 部83~86にはシリアル/パラレル変換部99からデ ータが供給される。

【0065】シリアル/パラレル変換部99はシフトレ ジスタ100, セレクタ101~104, ラッチ105 より構成される。シフトレジスタ100には端子T23か らシリアル入力画像データ(8ビット)が供給される。 シフトレジスタ100に保持されたデータはセレクタ1 01~104を介してラッチ105に供給され、ラッチ 105からパラレルデータとして出力される。

【0066】セレクタ101には入力画像データが8ビ ットとすると、4ビット目と8ビット目のデータが供給 され、どちらか一方のデータをラッチ105の7,8ビ ット目に供給する。セレクタ102には3ビット目と7 ビット目のデータが供給され、どちらか一方のデータを 40 ラッチ105の5,6ビット目に供給する。セレクタ1 03には2ビット目と6ビット目のデータが供給されど ちらか一方のデータをラッチ105の3,4ビット目に 供給する。セレクタ104には1ビット目と5ビット目 のデータが供給され、どちらか一方のデータをラッチ1 05の1, 2ビット目に供給する。セレクタ101~1 0.4には垂直同期信号に基づいて生成された選択信号 C 2が供給され、選択信号に応じて選択出力が行なわれ

【0067】垂直同期信号は端子T₂₄に供給され、フレ 50 を生成する。

ームカウンタ106により上述の選択信号C1, C2を 生成する。フレームカウンタ106は垂直同期信号をカ ウントし、00→01→10→11を1同期とするカウ ント値を順次出力する。選択信号C1はカウント値の1 ビット目に対応し、垂直同期信号に応じて $0 \rightarrow 1 \rightarrow 0 \rightarrow$ 1…と変化する。選択信号C2はカウント値の2ビット 目に対応し、垂直同期信号に応じて $0 \rightarrow 0 \rightarrow 1 \rightarrow 1 \cdots$ と 変化する。

【0068】なお、読出しローアドレスカウンタ75, 成されたセレククト制御信号C2に応じて書込みカラム 10 及び、読出しカラムアドレスカウンタ80の出力アドレ スは書込みイネーブル発生部107にも供給される。書 込みイネーブル発生部107は供給されたアドレスに応 じてイネーブル信号E1~E4を生成し、メモリ部83 ~86に供給する。

> 【0069】さらに、端子T₂₅に供給される書込み/読 出し制御信号はメモリ部83~86にも供給される。メ モリ部83~86は上記イネーブル信号E1~E4及び 書込み/読出し制御信号に応じて書込み/読出しのタイ ミングが制御される。。

【0070】メモリ部83~86のデータ部95~98 はパラレル/シリアル変換部108~111によりシリ アルデータに変換された後、表示パネル112~115 よりなる表示装置116に供給され、表示装置116を 駆動する。

【0071】図11(図12,図13)に本発明の第4 実施例の動作タイミング図を示す。図11は垂直同期信 号4周期分のタイミングを示す。図11(A)は端子T 24に供給される垂直同期信号、図11(B), (C)は 垂直同期信号をフレームカウンタ106によりカウント 30 することにより得られる選択信号 C_2 , C_1 , 図11 (D) は端子T₂₁に供給される水平同期信号を示す。

【0072】図12は端子T24に供給され垂直同期信号 の1周期分のタイミングを示し、図12(A)は垂直同 期信号、図12(B)に水平同期信号、図12(C)は シリアル/パラレル変換部99から出力されるパラレル 入力画像データ、図12(D)は読出しローアドレスカ ウンタ75及び読出しカラムアドレスカウンタ80から のアドレスに応じて書込みイネーブル発生部107内に 発生するタイミング信号T₁を示す。

【0073】図13は1水平同期期間のタイミングを示 し、同図中、(A)は水平同期信号、(B)は端子T₂₂ に供給されるドットクロックを8分周したクロック、 (C) はシリアル/パラレル変換部99によりパラレル データに変換された入力画像データ、(D) は書込みイ ネーブル発生部107内部で発生されるタイミング信号

【0074】書込みイネーブル発生部107では図12 (D) 及び図13 (D) に示すタイミング信号T₁, T $_2$ をデコードすることによりイネーブル信号 $E_1 \sim E_4$

T₂ を示す。

【0075】図14にタイミング信号 T_1 , T_2 に対するイネーブル信号 $E_1 \sim E_4$ の出力を示す。

【0076】図15に本発明の第4実施例の動作説明図を示す。

【0077】シリアル/パラレル変換部99によりシフトレジスタ100の出力をセレクタ101~104で選択しつつラッチ105に分配することにより図15

(A), (B)に示すように上位4ビットと下位4ビットとが夫々8ビットのデータに変換され、カラム方向の拡大が行なわれる。

【0078】また、書込みローアドレスを書込みローアドレスカウンタ73,74により、ローアドレスを奇数アドレスと偶数アドレスに分け、図15(C),(D)に示すようにまず、奇数アドレスに入力画像データを書込み、次に、同じデータを偶数アドレスに入力画像データを書込むことによりロー方向の拡大が行なわれる。

【0079】図16,図17,図18に本発明の第4実施例の動作説明図を示す。同図中、(A)は原画である。ここでは説明を簡単にするために原画は16×12ドットで構成されてこの原画を2×2倍に拡大するもの 20とする。

【0080】まず、図15(A)と図15(C)に示すような動作が実行され、図16(B)に示すようにメモリ部83~86の奇数ローアドレスにデータの書込みが行なわれる。ここで斜線部分はデータの書込みが行なわれない部分を示す。

【0081】次に、図15(A)と図15(D)に示す動作が実行され、図16(C)に示すようにメモリ部83~86の偶数ローアドレスにデータの書込みが行なわれる。

【0082】次に図15(B)と図15(C)に示す動作が実行され、図17(A)に示すようにメモリ部83~86の奇数ローアドレスにデータが書込まれる。

【0083】次に図15(B)と図15(D)に示す動作が実行され、図17(B)に示すように偶数ローアドレスにデータが書込まれる。

【0084】以上の動作により書込まれたデータを通常のように読出すことにより図16(B),図16

(C),図17(A),図17(B)に示すように書込まれたデータを重ね合わせたデータを得ることができ、これは、図16(A)に示す原画データの 2×2 倍の画像となる。

【0085】以上の構成によれば、例えば図18(A)に示す原画を図18(B)に示すような 2×2 倍の拡大画像に拡大できる。

【0086】なお、本実施例では書込みアドレスを制御することにより拡大を実施したが書込み時と同様の制御を読出しアドレスを制御することにより読出し時に実施しても拡大を行なうことができる。

【0087】図19にシリアル/パラレル変換部99の 50 れたデータ $Q_0 \sim Q_7$ はラッチ130に保持された後、

変形例を示す。上述のシリアル/パラレル変換部 9 9 はシリアルに入力されたディジタル画像データが供給され、パラレルデータに変換する構成であったが、本変形例ではシリアルに供給されるアナログ画像信号をパラレルに出力されるディジタルデータに変換するものである。本変形例のシリアル/パラレル変換部 1 2 0 は入力信号レベルを検出するコンパレータ 1 2 1~1 2 4, コンパレータ 1 2 1~1 2 4 で検出されたデータよりパラレルデータを生成するシフトレジスタ 1 2 5~1 2 8, シフトレジスタ 1 2 5~1 2 8 からのデータを選択するデータマルチプレクス回路 1 2 9, データマルチプレクス回路 1 2 9の出力データをラッチするラッチ回路 1 3 0 より構成される。

【0088】コンパレータ $121\sim124$ は異なるしきい値 $\mathrm{Th}_1\sim\mathrm{Th}_4$ を有し、アナログ入力信号をこのしきい値 $\mathrm{Th}_1\sim\mathrm{Th}_4$ と比較し、ハイ又はローレベルの信号を出力する。しきい値 $\mathrm{Th}_1\sim\mathrm{Th}_4$ は $\mathrm{Th}_1>\mathrm{Th}_2>\mathrm{Th}_3>\mathrm{Th}_4$ に設定される。

【0089】コンパレータ121~124で検出された 0又は1の検出データはシフトレジスタ125~128 に順次保持される。シフトレジスタ125~128に保 持されるデータは夫々拡大したときのドットに対応する。

【0090】図20に拡大時の表示ドットを示す。1ドットを2×2倍に拡大する場合、2×2個のドットで構成することができる。このとき、1ドットに対応し、2×2倍のドットを構成する各ドットの座標を(0,

0), (0, 1), (1, 0), (1, 1) と表現すると、シフトレジスタ125に保持されるデータはドット (0, 0), シフトレジスタ126に保持されるデータはドット (1, 1), シフトレジスタ127に保持されるデータはドット (0, 1), シフトレジスタ128に保持されるデータはドット (1, 0) に対応させる。

【0091】シフトレジスタ126~128に保持されたデータはデータマルチプレクス回路129に供給される。データマルチプレクス回路129にはフレームカウンタ106から選択信号C1, C2が供給される。マルチプレクス回路129はフレームカウンタ106から供給された選択信号C1, C2に応じてデータを選択し、40 ラッチ130に供給する。

【0092】図21に選択動作説明図を示す。選択信号 C1が0のときは奇数ローアドレス、1のときは偶数ローアドレスの書込みが行なわれるため、C1=0のときは表示ドットの上段(0, 0), (0, 1) に書込まれるデータa, cが選択され、C1=1のときは表示ドットの下段(1, 0) (1, 1) に書込まれるデータb, dが選択される。また、選択信号C2により上位ビットと下位ビットとを分割する。

【0093】データマルチプレクス回路129で選択されたデータQ。~Q。はラッチ130に保持された後

メモリ部83~86に供給される。

【0094】以上のように拡大によって4ドットが割当 てられることを利用して4ドットの内の任意のドットを 入力レベルに従って、選択点灯させ面積階調を実現する ことができる。この場合、入力されるアナログ信号に対 して、4つの閾値($Th_1 \sim Th_4$)を設け、コンパレ ータにより入力信号のレベルを比較することにより、4 本のアナログ/ディジタル変換信号を得る。この信号を 拡大後のドットに対応させることにより、点灯するドッ トの数により面積階調を実現する。

【0095】図22に本発明の第5実施例のブロック図 を示す。本実施例は画像の縮小を行なう構成としてな

【0096】端子T₃₁には入力画像データがシリアルに 供給される。端子T₃₁はシリアル/パラレル変換部13 1に接続され、シリアル入力画像データはシリアル/パ ラレル変換部131に供給される。

【0097】シリアル/パラレル変換部131はシフト レジスタ132, 133, ラッチ134より構成され る。シリアル入力画像データはシフトレジスタ132, 133に順次保持される。

【0098】シフトレジスタ132,133は夫々8ビ ットずつ有し、16ビットの入力画像データが保持され る。シフトレジスタ132,133は1ビットおきにラ ッチ134に接続される。ラッチ134は8ビットのデ ータを保持する構成とされ、シフトレジスタ132,1 33に保持されたデータを間引きしつつ、パラレルデー タに変換し、メモリ部135に供給する。

【0099】メモリ部135はデータ部136, ローア ドレス入力部137, カラムアドレス入力部138を有 する。シリアル/パラレル変換部131の出力変換デー タはデータ部136に供給され、ローアドレス入力部1 37、カラムアドレス入力部138に供給されるアドレ スに応じて書込み、読出しが行なわれる。

【0100】読出されたデータはパラレル/シリアル変 換部139に供給され、シリアルデータに変換され表示 部に供給される。

【0101】また、メモリ部135のローアドレス入力 部137及びカラムアドレス入力部138にはアドレス 発生部140からローアドレス及びカラムアドレスが供 給される。アドレス発生部140はローアドレスを発生 するローアドレス発生部141及びカラムアドレスを発 生するカラムアドレス発生部142より構成される。

【0102】ローアドレス発生部141は書込みローア ドレスを発生する書込みローアドレスカウンタ143及 び読出しローアドレスを発生する読出しローアドレスカ ウンタ144, 書込みローアドレスカウンタ143と読 出しローアドレスカウンタ144のいずれかのアドレス を選択するセレクタ145より構成される。書込みロー 16

が供給され、水平同期信号をカウントし、カウント毎に $0 \rightarrow 0 \rightarrow 1 \rightarrow 1 \rightarrow 2 \rightarrow 2 \rightarrow 3 \rightarrow 3 \rightarrow \cdots \rightarrow 2 \ 3 \ 9 \rightarrow 2 \ 3 \ 9$ のようにアドレスをカウントアップする。また、読出し ローアドレスカウンタ144には端子T32より水平同期 信号が供給され、水平同期信号をカウントし、カウント 毎に $0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow \cdots \rightarrow 479$ のようにアドレスをカ ウントアップする。

【0103】セレクタ145には端子T34より書込み/ 読出し制御信号が供給され、書込み/読出し制御信号に 10 応じて書込みローアドレス又は読出しローアドレスのい ずれか一方を選択出力し、メモリ部135のローアドレ ス入力部137に供給する。

【0104】カラムアドレス発生部142は書込みカラ ムアドレスを発生する書込みカラムアドレスカウンタ1 46及び読出しカラムアドレスを発生する読出しカラム アドレスカウンタ147、書込みカラムアドレスカウン タ146と、読出しカラムアドレスカウンタ147のい ずれかのアドレスを選択するセレクタ148より構成さ れる。書込みカラムアドレスカウンタ146には端子T 20 33よりドットクロックを8分周したクロックが供給さ れ、そのクロックをカウントし、カウント毎に0→X→ $1 \to X \to 2 \to X \to 3 \to X \to \cdots \to 39 \to X$ のように一周期 毎に無効となるアドレスをカウントアップする、また、 読出しカラムアドレスカウンタ147には端子T33より ドットクロックを8分周したクロックが供給され、この クロックをカウントし、カウント毎に $0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow$ …→79のようにアドレスをカウントアップする。

【0105】セレクタ148には端子T₃₄より書込み/ 読出し制御信号が供給され、書込み/読出し制御信号に 応じて書込みカラムアドレス又は読出しカラムアドレス のいずれか…方を選択出力し、メモリ部135のカラム アドレス入力部138に供給する。

【0106】図23、図24に本発明の第5実施例の動 作タイミング図を示す。図23(A)は垂直同期信号、 図23 (B) は端子T₃₂に供給される水平同期信号、図 23 (C) は端子T₃₁に供給される入力画像データ、図 23 (D) は書込みローアドレスカウンタ143で発生 するローアドレス、図23 (E) は端子T35に供給され る書込みイネーブル、図23(F)は読出しローアドレ スカウンタ144で発生する読出しアドレス、図23

(G) はメモリ部135のデータ部136から読出され る読出しデータを示す。

【0107】図23 (C) の数字はラインを示し、図2 3 (D), 図23 (E) の数字はカウント値を示し、ア ドレスに相当する。図23 (G) に示すデータは前フレ ームのデータで、数字はデータが書込まれていたライン を示す。図23 (G) のデータは読み出された順に表示 装置に供給され、1ライン目から順次表示される。この ため、表示装置の0ラインには0ラインのデータに対応 アドレスカウンタ143には端子T₃₂より水平同期信号 50 した表示、表示装置の1ラインには2ラインに対応した

表示、同様に4,6,8,10…ラインのデータは表示 装置の2, 3, 4, 5…ラインに表示される。

【0108】また、図24(A)は、端子T32に供給さ れる水平同期信号、図24 (B) は端子T33に供給され るクロックを生成するためのドットクロック、図24

- (C) は端子T31に供給される入力データ、図24
- (D) はラッチ134のラッチタイミング信号、図24
- (E) はラッチ134の出力パラレルデータ、図24
- (F) は端子T34に供給される書込み/読出し制御信 号、図24 (G) はメモリ部135に供給される書込み 10 アドレス、図24 (H) はメモリ部135に供給される 読出しアドレス、図24(I)はメモリ部135の読出 レラッチタイミング信号、図24(J)はメモリ部13 5から読出されるデータ、図24 (K) はパラレル/シ リアル変換部139の変換タイミング信号、図24
- (L) はパラレル/シリアル変換部139の出力データ を示す。

【0109】以上のように本実施例では垂直方向は書込 みアドレスカウンタのカウンタ値を1回おきにダブらせ てカウントし、1ラインおきに間引き、水平方向は、1 ドットおきにデータを間引き、1バイト(8ビット)分 そろったところでRAMに書き込み、読出しはメモリ部 135よりデータを1バイト、1ライン毎に順に読出す ことにより縮小が行なわれる。

[0110]

【発明の効果】上述の如く、本発明によれば、入力画像 データが記憶されるメモリ部へのアドレスの指定順序を 制御することにより画像データの出力順序を制御するこ とにより画像データに基づいて得られる画像の左右、上 下反転、拡大縮小等の画像処理を容易に実現できる等の 30 11 シリアル/パラレル変換部 特長を有する。

【図面の簡単な説明】

- 【図1】本発明の原理図である。
- 【図2】本発明の第1実施例のブロック構成図である。
- 【図3】本発明の第1実施例の動作タイミング説明図で ある。
- 【図4】本発明の第1実施例の動作説明図である。
- 【図5】本発明の第1実施例の動作説明図である。
- 【図6】本発明の第2実施例のブロック構成図である。
- 【図7】本発明の第3実施例のブロック構成図である。
- 【図8】本発明の第3実施例の動作説明図である。
- 【図9】本発明の第3実施例の動作説明図である。
- 【図10】本発明の第4実施例のブロック構成図であ る。

【図11】本発明の第4実施例の動作タイミング説明図

である。

【図12】本発明の第4実施例の動作タイミング説明図 である。

【図13】本発明の第4実施例の動作タイミング説明図 である。

【図14】本発明の第4実施例の動作説明図である。

【図15】本発明の第4実施例の動作説明図である。

【図16】本発明の第4実施例の動作説明図である。

【図17】本発明の第4実施例の動作説明図である。

【図18】本発明の第4実施例の動作説明図である。

【図19】本発明の第4実施例のシリアル/パラレル変 換部の変形例の構成図である。

【図20】拡大時の表示ドット説明図である。

【図21】本発明の第4実施例のシリアル/パラレル変 換部の変形例の動作説明図である。

【図22】本発明の第5実施例のブロック構成図であ 3.

【図23】本発明の第5実施例の動作タイミング説明図 20 である。


【図24】本発明の第5実施例の動作タイミング説明図 である。

【図25】背面投影表示装置の構成図である。


【図26】直視型液晶パネルを用いたマルチ表示装置の 構成図である。

【符号の説明】

- 1 メモリ部
- 2 アドレス発生部
- 3 アドレス制御部
- - 12 メモリ部
- 13 データ部
- 14 ローアドレス入力部
- 15 カラムアドレス入力部
- 16 パラレル/シリアル変換部
- 17 書込みアドレス発生部
- 18 読出しアドレス発生部
- 21 書込みカラムアドレス発生部
- 22 書込みローアドレス発生部
- 40 23, 25 アップカウンタ
 - 24, 26 ダウンカウンタ
 - 27 カラムアドレス制御部
 - 28 ローアドレス制御部




【図2】 本発明の第1実施例のブロック構成図




【図3】

本発明の第1実施例の動作タイミング図






本発明の第1実施例の動作説明図




【図8】

【図5】


本発明の第1実施例の動作説明図



本発明の第3実施例の動作説明図



【図 6】 本発明の第2実施例のブロック構成図



【図14】


【図18】


本発明の第4実施例の動作説明図

本発明の第4実施例の動作説明図


(人	カ〉	1	(8	(九)			
r,	т.	Ε,	E,	Ε,	Е.	(A)	(B)
)	0	1	0	0	0	原画	#1 #
)	1	0	1	0	0		
	0	0	0	1	0		
ļ	1	0	0	0	1		#3 /0 #4

【図7】 本発明の第3実施例のブロック構成図






【図10】




【図13】




[図16]

本発明の第4実施例の動作説明図




【図15】


本発明の第4実施例の動作説明図



(C)ロー方向:奇数アドレスへの書込み




(D) ロー方向: 偶数アドレスへの書込み



 【図17】
 【図25】

 本発明の第4実施例の動作説明図
 背面投写表示装置の構成図




本発明の第4実施例のシリアル/パラレル変換部の 変形例の動作説明図

【図21】


データマルチプレクス回路の論理表

C 2	C 1	Q,	Q,	Q,	Q،	Q,	Q,	Q ₁	Q.
0	0	a,	C ,	a,	C ı	a 5	C 5	а	C 4
0	1	d,	b,	d,	b.	d s	b _s	d،	b،
1	0	a,	C:	a,	C z	a ı	C 1	a o	C o
1	1	d s	b,	d z	b z	a ₁	b,	d.	b،

【図19】本発明の第4実施例のシリアル/パラレル変換部の変形例の構成図



【図22】 本発明の第5実施例のブロック構成図



【図23】

本発明の第5実施例の動作タイミング説明図 P189 P3, P3, P3, 67, 57, 57, 9, 17, 9 7ライン目のデ 8 Kg ²3₂³3 0 2 4 6 8 10 2 4 16 18 4 01123456789 3 3 4 2 \sim 1 (D) 軸 込みローアドレス カウンタ値 (E) 軸 込みイネーブル ("1"で 有数) (ド) 窓出しローアドレス ニパネル軸込みデ (G)RAM端田データ

13


(C) ハカデ


(A)垂直同期

(B)水中间期


【図26】

直視型液晶パネルを用いたマルチ表示装置 の構成図





【図24】 本発明の第5実施例の動作タイミング図



フロントページの続き

(51) Int. Cl. ⁶		識別記号		庁内整理番号	FI			技術表示箇所
G 0 9 G	3/20		R	9378-5G				
	5/36	5 2 0	K	9471-5G				
H 0 4 N	1/387							
	9/74		Z					
				9191-5L	G 0 6 F	15/68	3 1 0	J